概要

私たちのAIチップの部品ハブは、2024年第1四半期から2025年第4四半期までの各四半期に、主要なAIアクセラレータ設計企業（Nvidia、AMD、Google、Amazon）が世界の先端半導体製造能力のどれだけの割合を消費したかを推定するものである。

対象とするのは、サプライチェーンの次の三つの部品である。

1. 先端ノードのロジックウェハー：TSMCで製造される3〜5 nmのウェハー（N3/N3E/N3P および N5/4N/4NP ノード）。AIアクセラレータの内部にあるシリコンダイになる。
2. CoWoSアドバンスト・パッケージングのウェハー：TSMCのCoWoS（chip-on-wafer-on-substrate）パッケージング。複数のチップレットとHBMスタックを一つの基板上に一体化するのに使われる。
3. 広帯域メモリ（HBM）：アクセラレータのパッケージ内でロジックダイの隣に置かれる専用のDRAMスタック。計算コアにデータを送り込む。

需要と供給を比べられるようにするため、部品の需要は、完成したチップが販売された四半期ではなく、部品が消費された四半期に計上している。

目的

AIチップの数だけでは、半導体サプライチェーンのどの部分が制約になっているかはわからない。二つのアクセラレータでも、メモリ構成、ダイサイズ、パッケージング技術、歩留まりの特性によって、HBM、アドバンスト・パッケージング、最先端ロジックの生産能力に与える影響は大きく異なりうる。このハブは、そうした違いを明示することを目指している。

この枠組みは、いくつかの研究上の問いに役立つ。

• 設計企業別の部品シェア：制約のある各部品について、どの設計企業が最大のシェアを吸収しているか、またそれが時間とともにどう変化しているか。
• ボトルネックの詳細な把握：CoWoSやHBMの制約が深刻なとき、どの四半期に逼迫したり緩んだりするか、また追加の供給をどの設計企業が吸収するか。
• 部品コストの構成：AIチップの部品への支出が、ロジック、パッケージング、メモリ、補助部品の間でどう分かれているか、またその構成がどう変化してきたか。
• チップ販売の推定の検証：私たちの推定から導かれる部品の消費量を、アナリストや業界による供給の推定と比べることで、上流にあるチップ販売モデルを検証する材料が得られる。
• 政策分析：H200の輸出許可に関する最近の政策は、中国への輸出によって米国の顧客が利用できる半導体の生産能力が減らないことを示すよう求めている。この枠組みでチップの数量をHBM、CoWoS、ロジックウェハーの消費量に換算すれば、その条件を世界全体の供給と照らし合わせて評価できる。

データの入手

データは私たちのウェブサイトで可視化または表として公開しており、ZIPファイルとしてダウンロードすることもできる。

データについての質問や改善の提案があれば、data@epoch.ai まで気軽に連絡してほしい。